대만 TSMC는 앞으로 고대역폭메모리(HBM)와 인공지능(AI) 가속기를 결합한 첨단 패키징 기술에서 하이브리드 본딩 대신 기존의 마이크로범프 방식을 계속 사용할 전망입니다. 소재 개발 주기를 고려하면, HBM 4세대 후반부터 5세대 초입까지는 더 작은 마이크로범프가 사용될 것으로 예상됩니다.
이에 따라 TSMC는 소재와 장비 협력사들에게 5마이크로미터(μm)급의 접합과 언더필 개발을 요청한 것으로 전해졌습니다. 이는 현재 사용 중인 마이크로범프를 더 낮추라는 요구사항으로, 한국과 일본의 공급망이 개발에 참여하고 있으며, 5μm급 범프 양산은 내후년 하반기로 예상되고 있습니다.
현재 범프의 높이는 3세대 확장형(HBM3E)이 15~25μm급이며, 4세대(HBM4)는 약 10μm 정도입니다. 일본의 재료업체들은 15μm보다 낮은 범위에서의 품질 보증이 어렵다고 밝혔습니다. 따라서 5μm는 보증선보다도 더 낮은 수준이라고 할 수 있습니다.
범프를 낮추고 가늘게 하는 이유는 HBM 큐브의 높이 상한과 접점 밀도 때문입니다. 국제반도체표준협의기구(JEDEC)의 규격에 따르면 큐브의 높이는 775μm로 정해져 있으며, 이 높이를 초과해서는 안 됩니다.
TSMC의 첨단 패키징 기술은 그래픽칩(GPU)과 메모리 업체가 제공한 HBM을 실리콘 중개기판(인터포저) 위에 마이크로범프로 부착하는 방식입니다. 적층 자체는 TSMC가 아니라 하이닉스와 삼성이 HBM 안에서 수행하며, 가속기 쪽의 접점이 늘면 CoWoS에 부착되는 범프도 더 낮고 밀도가 높아져야 합니다.
HBM 1세대와 2세대는 상대적으로 큰 솔더 범프를 사용했지만, 3세대 이후부터는 단수와 입출력이 늘어나면서 마이크로범프가 주로 사용되었습니다. SK하이닉스는 MR-MUF 방식으로 액상 언더필을 사용하고, 삼성전자는 TC-NCF 방식으로 필름형 언더필을 사용해 왔습니다.
다음으로 언급된 것은 하이브리드 본딩 기술입니다. 이 기술은 범프를 제거하고 구리 패드를 직접 부착하여 더 얇고 밀도가 높아지도록 하는 방식입니다. TSMC는 이미 로직 칩을 쌓는 과정에서 이 기술(SoIC)을 사용하고 있습니다. 하지만 HBM을 중개기판에 부착하는 부분은 아직 마이크로범프를 사용하고 있는데, 이는 수율과 검사, 양산에서 검증된 방식을 쉽게 변화시키기 어렵기 때문입니다.
5μm급의 마이크로범프는 보이드 없는 언더필, 잔류 플럭스, 접합 정렬 등 여러 어려움을 동시에 해결해야 합니다. 이는 매우 어려운 작업으로, TSMC가 소재와 장비 협력사에 이를 나눠서 개발하고 있는 것으로 보입니다.
HBM 스택 쪽에서도 비슷한 추세가 나타나고 있습니다. SK하이닉스는 HBM4와 HBM4E까지는 하이브리드 본딩 대신 MR-MUF 기반의 마이크로범프를 사용할 계획이며, 직접 접합은 5세대(HBM5)부터와 20단 이후에 고려될 예정입니다. JEDEC이 스택 높이 상한을 늘린 것이 이러한 연장에 영향을 미쳤을 것으로 보입니다.
재료업계의 한 관계자는 “TSMC의 마이크로범프 개발 요청은 이번에는 직접 접합이 아니라 더 낮은 마이크로범프를 사용하겠다는 의도로 해석된다”며 “현재 15μm 이하 범프 개발은 진행 중이지만 보증이 어려운 상황이며, 관건은 범프보다 더 보증 가능한 언더필의 개발”이라고 설명했습니다.