IBM은 25일 세계 최초로 1나노미터 이하의 미세 공정 기술이 적용된 칩 기술을 발표했습니다. 이 기술은 나노스택(Nanostack)이라는 3차원 트랜지스터 아키텍처를 기반으로 합니다.
IBM에 따르면 이 새로운 칩은 손톱 크기의 면적에 약 1000억 개의 트랜지스터를 포함하고 있습니다. 이는 2021년에 공개된 2나노 칩보다 트랜지스터 밀도가 약 2배 높으며, 성능은 50% 향상되고 에너지 효율은 70% 향상될 것으로 예상됩니다.
이번에 IBM이 도입한 나노스택 기술은 수직으로 쌓고 엇갈리게 배치하는 3D sequential integration 기술을 활용하여 동일한 면적에 더 많은 트랜지스터를 집적할 수 있게 했습니다. 또한, 각 적층 층마다 다른 재료 조합을 사용할 수 있도록 했습니다.
IBM의 반도체 로드맵에 따르면 이 기술은 최소 10년 이상 추가 스케일링이 가능할 것으로 예상되며, IBM은 5년 이내에 양산을 목표로 하고 있습니다.
IBM리서치 총괄 디렉터인 제이 감베타는 “IBM의 이번 칩 혁신은 나노미터 시대를 넘어 원자 규모의 기술로 전환하는 컴퓨팅 역사상 가장 혁신적인 순간”이라고 말하면서 “나노스택 아키텍처를 통해 칩을 만드는 방식을 새롭게 만들어 더욱 강력하고 에너지 효율적인 성능을 제공할 것”이라고 강조했습니다.